Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 |
Tags
- load linked
- transactional memory
- Cache
- directory based coherence protocol
- multibanekd cache
- way prediction
- atomic exchange
- relational model
- pipline hazards
- theta join
- speculative execution
- store conditional
- register renaming
- pipelined
- structural hazard
- cache optimization
- sql
- dependence
- moesi
- Subquery
- 관계형 모델
- pipelined cache
- nonblocking cache
- dynamic scheduling
- cache coherence
- cache coherence miss
- sequential consistency
- mesi
- branch prediction
- ISA
Archives
- Today
- Total
목록pipelined cache (1)
공대생의 공부흔적
[컴퓨터구조#4-1] 캐시 최적화 (Cache Optimization) - hit time 줄이기, 캐시 대역폭 늘리기
참고: Computer Architecture: A Quantitative Approach (5th edition) - 2.1~2.3. 메모리 위계에 대해 살펴본 지난 글에 이어, 이번 글과 다음 글에서는 10가지 고급 캐시 최적화 기술에 대해서 살펴볼 것이다. 이번 글에서는 hit time을 줄이는 small and simple first level caches, way prediction, 그리고 캐시 대역폭을 늘리는 pipelined cache access, nonblocking, multibanked cache에 대해 알아볼 것이다. 2024.04.12 - [Computer Architecture] - [컴퓨터구조#3] 메모리 위계 (Memory Hierarchy) [컴퓨터구조#3] 메모리 위계 ..
Computer Architecture
2024. 4. 12. 18:00