Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- cache coherence miss
- transactional memory
- directory based coherence protocol
- ISA
- store conditional
- pipelined cache
- multibanekd cache
- sequential consistency
- register renaming
- dynamic scheduling
- mesi
- theta join
- sql
- nonblocking cache
- load linked
- Subquery
- speculative execution
- dependence
- moesi
- way prediction
- cache coherence
- pipelined
- Cache
- branch prediction
- relational model
- 관계형 모델
- pipline hazards
- atomic exchange
- cache optimization
- structural hazard
Archives
- Today
- Total
목록mips (1)
공대생의 공부흔적
[컴퓨터구조#1-3] ISA(Instruction Set Architecture, 명령어 집합)의 원리 알아보기 - 컴파일러의 역할/MIPS 아키텍처
참고: Computer Architecture: A Quantitative Approach (5th edition) - Appendix A. Instruction Set Principles ISA 원리 시리즈의 마지막으로, 이번 글에서는 지난 글에 이어 ISA에서의 컴파일러의 역할과 MIPS 아키텍처에 대해 알아볼 것이다. 2024.03.10 - [Computer Architecture] - [컴퓨터구조#2] ISA(Instruction Set Architecture, 명령어 집합 구조)의 원리 알아보기 (2) - 연산(Operations)/Control Flow/인코딩(Encoding) 목차 ISA 분류하기 Memory Addressing 피연산자의 종류와 크기 Instruction Set에서의 연산(..
Computer Architecture
2024. 3. 15. 15:44